内存基础知识介绍
内存也经过了几代的发展，现今比较流行的是DDR2、DDR3、DDR3L几种规格，DDR3现在已基本普及，这里给大家分享一些关于内存基础知识介绍，希望对大家能有所帮助。
什么是Shadow RAM 内存
Shadow RAM也称为“影子”内存。它是为了提高系统效率而采用的一种专门技术。 Shadow RAM所使用的物理芯片仍然是CMOS DRAM动态随机存取存储器芯片。Shadow RAM 占据了系统主存的一部分地址空间。其编址范围为C0000～FFFFF，即为1MB主存中的 768KB～1024KB区域。这个区域通常也称为内存保留区，用户程序不能直接访问。
Shadow RAM的功能是用来存放各种ROM BIOS的内容。或者说Shadow RAM中的内容是ROM BIOS的拷贝。因此也把它称为ROM Shadow即Shadow RAM的内容是ROM BIOS的“影 子”。 在机器上电时，将自动地把系统BIOS、显示BIOS及其它适配器的BIOS装载到Shadow RAM 的指定区域中。由于Shadow RAM的物理编址与对应的ROM相同，所以当需要访问BIOS时， 只需访问Shadow RAM即可，而不必再访问ROM。
通常访问ROM的时间在200ns左右，而访问DRAM的时间小于100ns最新的DRAM芯片访问时 间为60ns左右或者更小。在系统运行的过程中，读取BIOS中的数据或调用BIOS中的程序 模块是相当频繁的。显然，采用了Shadow技术后，将大大提高系统的工作效率。 按下按键你可以看到该地址空间分配图,在如图所示的1MB主存地址空间中，640KB以下的 区域是常规内存。640KB～768KB区域保留为显示缓冲区。768KB～1024KB区域即为Shadow RAM区。在系统设置中，又把这个区域按16KB大小的尺寸分为块，由用户设定是否允许使 用。
C0000～C7FFF这两个16KB块共32KB通常用作显示卡的ROM BIOS的Shadow区。 C8000～EFFFF这10个16KB块可作为其它适配器的ROM BIOS的Shadow区。F0000～FFFFF 共64KB规定由系统ROM BIOS使用。 应该说明的是，只有当系统配置有640KB以上的内存时才有可能使用Shadow RAM。在系统 内存大于640KB时，用户可在CMOS设置中按照ROM Shadow分块提示，把超过640KB以上的 内存分别设置为“允许”Enabled即可。
什么是EDO RAM
内存是计算机中最主要的部件之一。微机诞生以来，它的心脏--CPU几经改朝换代，目前已 发展到了PentiumⅡ，较之于当初，它在速度上已有两个数量级的增长。而内存的构成器件 RAM随机存储器--一般为DRAM动态随机存储器，虽然单个芯片的容量不断扩大，但存取 速度并没有太大的提高。虽然人们早就采用高速但昂贵的SRAM芯片在CPU和内存之间增加 一种缓冲设备--Cache，以缓冲两者之间的速度不匹配问题。但这并不能根本解决问题。于 是人们把注意力集中到DRAM接口芯片收发数据的途径上。
在RAM芯片之中，除存储单元之外，还有一些附加逻辑电路，现在，人们已注意到RAM芯片 的附加逻辑电路，通过增加少量的额外逻辑电路，可以提高在单位时间内的数据流量，即所 谓的增加带宽。EDO正是在这个方面作出了尝试。
扩展数据输出Extended data out--EDO，有时也称为超页模式--hyper-page-modeDRAM， 和突发式EDOBust EDO-BEDODRAM是两种基于页模式内存的内存技术。EDO大约一年前被 引入主流PC，从那以后成为许多系统厂商的主要内存选择。BEDO相对更新一些，对市场的 吸引还未能达到EDO的水平。 EDO的工作方式颇类似于FPM DRAM：先触发内存中的一行，然后触发所需的那一列。但是当 找到所需的那条信息时，EDO DRAM不是将该列变为非触发状态而且关闭输出缓冲区这是 FPM DRAM采取的方式，而是将输出数据缓冲区保持开放，直到下一列存取或下一读周期开 始。由于缓冲区保持开放，因而EDO消除了等待状态，且突发式传送更加迅速。
EDO还具有比FPM DRAM的6-3-3-3更快的理想化突发式读周期时钟安排：6-2-2-2。这使得 在66MHz总线上从DRAM中读取一组由四个元素组成的数据块时能节省3个时钟周期。EDO 易于实现，而且在价格上EDO与FPM没有什么差别，所以没有理由不选择EDO。 BEDO DRAM比EDO能更大程度地改善FPM的时钟周期。由于大多数PC应用程序以四周期突 发方式访问内存，以便填充高速缓冲内存 系统内存将数据填充至L2高速缓存，如果没有 L2高速缓存，则填充至CPU，所以一旦知道了第一个地址，接下来的三个就可以很快地由 DRAM提供。BEDO最本质的改进是在芯片上增加了一个地址计数器，用来跟踪下一个地址。 BEDO还增加了流水线级，允许页访问周期被划分为两个部分。
对于内存读操作，第一部分 负责将数据从内存阵列中读至输出级第二级锁存，第二部分负责从这一锁存将数据总线驱 动至相应的逻辑级别。因为数据已经在输出缓冲区内，所以访问时间得以缩短。BEDO能达 到的最大突发式时钟安排为5-1-1-1采用52nsBEDO和66-MHz总线比优化EDO内存又节省 了四个时钟周期。
RAM是如何工作的
实际的存储器结构由许许多多的基本存储单元排列成矩阵形式，并加上地址选择及读写控制 等逻辑电路构成。当CPU要从存储器中读取数据时，就会选择存储器中某一地址，并将该地 址上存储单元所存储的内容读走。 早期的DRAM的存储速度很慢，但随着内存技术的飞速发展，随后发展了一种称为快速页面 模式Fast Page Mode的DRAM技术，称为FPDRAM。FPM内存的读周期从DRAM阵列中某一行 的触发开始，然后移至内存地址所指位置的第一列并触发，该位置即包含所需要的数据。第 一条信息需要被证实是否有效，然后还需要将数据存至系统。一旦发现第一条正确信息，该 列即被变为非触发状态，并为下一个周期作好准备。这样就引入了“等待状态”，因为在该 列为非触发状态时不会发生任何事情CPU必须等待内存完成一个周期。
直到下一周期开始 或下一条信息被请求时，数据输出缓冲区才被关闭。在快页模式中，当预测到所需下一条数 据所放位置相邻时，就触发数据所在行的下一列。下一列的触发只有在内存中给定行上进行 顺序读操作时才有良好的效果。 从50纳秒FPM内存中进行读操作，理想化的情形是一个以6-3-3-3形式安排的突发式周期 6个时钟周期用于读取第一个数据元素，接下来的每3个时钟周期用于后面3个数据元 素。第一个阶段包含用于读取触发行列所需要的额外时钟周期。一旦行列被触发后，内存 就可以用每条数据3个时钟周期的速度传送数据了。 FP RAM虽然速度有所提高，但仍然跟不上新型高速的CPU。很快又出现了EDO RAM和SDRAM等新型高速的内存芯片。
内存基础知识介绍相关文章：
★ 内存知识大全
★ 主板知识大全
★ 2021年春季数学工作计划五篇最新
★ 实习计算机网络心得体会3篇
★ 计算机组装维护心得体会
★ 2021初一数学春季学期工作计划5篇
★ 2021银行年度工作计划范文5篇
★ plc实习报告范文6篇
★ 采购工作策划方案范例5篇
★ 二年级学生读书励志演讲稿